​آموزش ابزار HLS
برای مهندسین FPGA

نرم افزار "Vivado HLS" تهیه و توسعه داده شده توسط شرکت زایلینکس ابزاری بسیار کارآمد برای کاربرانی است که آشنایی چندانی به چگونگی کد دهی و تعریف گیت های دیجیتالی در تراشه های "FPGA" ندارند.

بطور معمول این گونه کد دهی و برنامه نویسی که نزدیک به زبان ماشین و سخت افزار است تحت زبان هایی مانند "Verilog" یا "VHDL" انجام می شوند که البته دارای پیچیدگی و سختی هایی مخصوص بخود نیز می باشند که بعضا این ویژگی یعنی سختی کار با زبانهای سطح پایین باعث کندی نسبی پیشرفت کار شده و امکان دارد مهندسان و طراحان سیستم موفق به اجرای طرح خود بر روی تراشه های پر توان و پر اهمیتی مانند "FPGA" ها نشوند و بناچار سراغ پردازنده ها و میکرو کنترلهای کم توان و نامناسب بروند ، اما ابزار "Vivado HLS" یا به اختصار "HLS" محیطی را فراهم میکند که با استفاده از کدهای سطح بالا همانند زبان "سی" بتوان براحتی ساختار درونی تراشه های فوق را تعریف و برنامه ریزی نمود ، حتی کار بقدری ساده می گردد که برای کاربران ، تعریف الگوریتم های پیچیده یادگیری ماشین "ماشین لرنینگ" و مخابراتی برای "FPGA" ها امکان پذیر می گردد.

 با یادگیری نحوه استفاده از ابزار "HLS" شما قادر خواهید بود انواع پروژه های مد نظر خود را با موفقیت پیاده سازی نمایید.

ابزار Vivado HLS چیست؟